CMSIS2000
0.0.7
|
Structure type to access the Nested Vectored Interrupt Controller (NVIC). Подробнее...
#include <core_cm0.h>
Поля данных | |
__IO uint32_t | IABR [8] |
__IO uint32_t | ICER [1] |
__IO uint32_t | ICPR [1] |
__IO uint32_t | IP [8] |
__IO uint8_t | IP [240] |
__IO uint32_t | ISER [1] |
__IO uint32_t | ISPR [1] |
uint32_t | RESERVED0 [31] |
uint32_t | RESERVED2 [31] |
uint32_t | RESERVED3 [31] |
uint32_t | RESERVED4 [64] |
uint32_t | RESERVED5 [644] |
uint32_t | RSERVED1 [31] |
__O uint32_t | STIR |
Structure type to access the Nested Vectored Interrupt Controller (NVIC).
См. определение в файле core_cm0.h строка 265
Offset: 0x200 (R/W) Interrupt Active bit Register
См. определение в файле core_cm3.h строка 291
Offset: 0x080 (R/W) Interrupt Clear Enable Register
См. определение в файле core_cm0.h строка 269
Offset: 0x180 (R/W) Interrupt Clear Pending Register
См. определение в файле core_cm0.h строка 273
Offset: 0x300 (R/W) Interrupt Priority Register
Offset: 0x300 (R/W) Interrupt Priority Register (8Bit wide)
См. определение в файле core_cm0.h строка 276
Offset: 0x300 (R/W) Interrupt Priority Register (8Bit wide)
См. определение в файле core_cm3.h строка 293
Offset: 0x000 (R/W) Interrupt Set Enable Register
См. определение в файле core_cm0.h строка 267
Offset: 0x100 (R/W) Interrupt Set Pending Register
См. определение в файле core_cm0.h строка 271
uint32_t NVIC_Type::RESERVED0 |
См. определение в файле core_cm0.h строка 268
uint32_t NVIC_Type::RESERVED2 |
См. определение в файле core_cm0.h строка 272
uint32_t NVIC_Type::RESERVED3 |
См. определение в файле core_cm0.h строка 274
uint32_t NVIC_Type::RESERVED4 |
См. определение в файле core_cm0.h строка 275
uint32_t NVIC_Type::RESERVED5 |
См. определение в файле core_cm3.h строка 294
uint32_t NVIC_Type::RSERVED1 |
См. определение в файле core_cm0.h строка 270
Offset: 0xE00 ( /W) Software Trigger Interrupt Register
См. определение в файле core_cm3.h строка 295